PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-111864

(43)Date of publication of application: 28.04.1998

(51)Int.CI.

G06F 15/78 H01L 21/82 H01L 25/065 H01L 25/07 H01L 25/18

(21)Application number: 08-268189

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

09.10.1996

(72)Inventor: TOYONAGA MASAHIKO

TANAKA YASUHIRO OKAZAKI KAORU TSUZUKI KATSUO KIMURA FUMIHIRO


(54) SEMI-CONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS PRODUCING METHOD

(57)Abstract:


PROBLEM TO BE SOLVED: To shorten the develope period of a semiconductor integrated circuit device, to make circuit performance high and to reduce a cost.

SOLUTION: Pads 51a, 51b and 52a which are electrically connected to respective integrated circuits are respectively formed in a RAM substrate 11A, an MPU(microprocessor unit substrate 11B as an LSI core, and an FPGA(field programable gate array) substrate 12 specifying the circuit after packaging. Through the use of technique for adhearing semi-conductor chips, the main surface 11a of the RAM substrate 11A, the main surface 11b of the MPU substrate 11B and the main surface 12a of the FPGA substrate 12 respectively pinch balls 14 consisting of solderirng or steel, etc., in the respective pads 51a, 51b and 52a and facing-connected so that RAM, MPU and FPGA are respectively connected electrically.

(a)



(b)



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-111864

(43)公開日 平成10年(1998) 4月28日


(51) Int.Cl. ⁶	識別記号	F	· I				
G06F 15/	778 510	G	06F	15/78	510	K	
HO1L 21/	'82	Н	0 1 L	21/82		Α	
25/	' 065					R	
25/	′07			25/08		В	
25/	′18						
			審査請	求 未請	求 請求項の数2	OL.	(全 17 頁)
(21)出願番号	特願平8-268189	(7	1) 出願人 000005821				
				松下	電器産業株式会社		
(22)出願日 平成8年(1996)10月9日				大阪	存門真市大字門真	1006番垻	<u>t</u>
		(7	2)発明	哲 豊永	昌彦		
	•			大阪	存門真市大字門真	1006番垻	也 松下電器
				産業	朱式会社内		
		(7	2)発明	者 田中	康弘		
				大阪	存門真市大字門真	1006番垻	松下電器
				産業	朱式会社内		
		. (7	2)発明	者 岡崎	黨		
				大阪	存門真市大字門真	1006番堆	松下電器
				産業	朱式会社内		
		. (7	4)代理	人 弁理	土 前田 弘	外2名)	
Ψ.			最終頁に続く				


(54) 【発明の名称】 半導体集積回路装置及びその製造方法

(57)【要約】

【課題】 半導体集積回路装置の開発期間を短縮すると 共に、回路の高性能化かつ低コスト化を図る。

【解決手段】 LSIコアとしてのRAM基板11A及 びMPU基板11Bとパッケージング後に回路を特定で きるFPGA基板12とには、各基板の主面上に、各集 積回路に電気的に接続されているパッド51a, 51 b, 52aがそれぞれ形成されている。半導体チップの 張り合わせ技術を用いて、RAM基板11Aの主面11 a及びMPU基板11Bの主面11bとFPGA基板1 2の主面12aとが、各パッド51a, 51b, 52a に、はんだ又は金等よりなるボール 14をそれぞれ挟 み、対向して接続されることにより、RAM、MPU及 びFPGAはそれぞれ電気的に接続されている。





(b)

【特許請求の範囲】

【請求項1】 第1の半導体基板の主面上に形成されて いる第1の集積回路と、

第2の半導体基板の主面上に形成されており、冗長配線 を有し且つ外部端子から入力される電気信号によって前 記冗長配線が接続又は切断されることにより回路が特定 される第2の集積回路と、

前記第1の半導体基板の主面上に形成されており、前記 第1の集積回路と電気的に接続されている第1のパッド

前記第2の半導体基板の主面上に形成されており、前記 第2の集積回路と電気的に接続されている第2のパッド とを備え、

前記第1の半導体基板の主面と前記第2の半導体基板の 主面とが対向し且つ前記第1のパッドと前記第2のパッ ドとが接続されることにより、前記第1の集積回路と前 記第2の集積回路とは電気的に接続されていることを特 徴とする半導体集積回路装置。

【請求項2】 前記第2の集積回路は外部端子から入力 とする請求項1に記載の半導体集積回路装置。

【請求項3】 前記第2の集積回路はフィールド・プロ グラマブル・ゲートアレイよりなることを特徴とする請 求項1又は2に記載の半導体集積回路装置。

【請求項4】 第1の半導体基板の主面上に形成されて いる第1の集積回路と、

第2の半導体基板の主面上に形成されており、あらかじ め形成された能動素子を有し且つ配線層が形成されると とにより回路が特定される第2の集積回路と、

前記第1の半導体基板の主面上に形成されており、前記 30 第1の集積回路と電気的に接続されている第1のパッド

前記第2の半導体基板の主面上に形成されており、前記 第2の集積回路と電気的に接続されている第2のパッド とを備え、

前記第1の半導体基板の主面と前記第2の半導体基板の 主面とが対向し且つ前記第1のパッドと前記第2のパッ ドとが接続されることにより、前記第1の集積回路と前 記第2の集積回路とは電気的に接続されていることを特 徴とする半導体集積回路装置。

【請求項5】 前記第2の集積回路はゲートアレイより なることを特徴とする請求項4に記載の半導体集積回路 装置。

【請求項6】 第1の半導体基板の主面上に形成されて いる第1の集積回路と、

第2の半導体基板の主面上に形成されており、汎用性を 有するセルよりなる第2の集積回路と、

前記第1の半導体基板の主面上に形成されており、前記 第1の集積回路と電気的に接続されている第1のパッド ٤.

前記第2の半導体基板の主面上に形成されており、前記 第2の集積回路と電気的に接続されている第2のバッド

前記第1の半導体基板の主面と前記第2の半導体基板の 主面とが対向し且つ前記第1のパッドと前記第2のパッ ドとが接続されることにより、前記第1の集積回路と前 記第2の集積回路とは電気的に接続されていることを特 徴とする半導体集積回路装置。

【請求項7】 前記第2の集積回路はスタンダードセル 10 よりなることを特徴とする請求項1に記載の半導体集積 回路装置。

【請求項8】 第1の半導体基板の主面上に形成されて いる第1の集積回路と、

第2の半導体基板の主面上に形成されており、書き換え 可能なメモリよりなる第2の集積回路と、

前記第1の半導体基板の主面上に形成されており、前記 第1の集積回路と電気的に接続されている第1のパッド

前記第2の半導体基板の主面上に形成されており、前記 される電気信号により回路が特定されていることを特徴 20 第2の集積回路と電気的に接続されている第2のパッド とを備え、

> 前記第1の半導体基板の主面と前記第2の半導体基板の 主面とが対向し且つ前記第1のパッドと前記第2のパッ ドとが接続されることにより、前記第1の集積回路と前 記第2の集積回路とは電気的に接続されていることを特 徴とする半導体集積同路装置。

> 【請求項9】 前記第1の集積回路はフィールド・プロ グラマブル・ゲートアレイよりなることを特徴とする請 求項1~8のいずれか1項に記載の半導体集積回路装

> 【請求項10】 前記フィールド・プログラマブル・ゲ ートアレイは外部端子から入力される電気信号により論 理回路が特定されていることを特徴とする請求項9に記 載の半導体集積回路装置。

> 【請求項11】 前記第1の集積回路はゲートアレイよ りなることを特徴とする請求項1~8のいずれか1項に 記載の半導体集積回路装置。

【請求項 12】 前記第1の集積回路はスタンダードセ ルよりなることを特徴とする請求項1~8のいずれか1 40 項に記載の半導体集積回路装置。

【請求項13】 前記第1の集積回路は書き換え可能な メモリよりなることを特徴とする請求項1~8のいずれ か1項に記載の半導体集積回路装置。

【請求項14】 前記第1の集積回路は規格生産された 集積回路であることを特徴とする請求項1~8のいずれ か 1 項に記載の半導体集積回路装置。

【請求項15】 第1の半導体基板の主面上に、機能及 び回路規模が決定された第1の集積回路を形成する第1 の集積回路形成工程と、

50 前記第1の集積回路の回路規模から第2の集積回路の回

路規模を決定する第2の集積回路決定工程と、

第2の半導体基板の主面上に、回路規模が決定されてい ると共に、冗長配線を有し且つ外部端子から入力される 電気信号によって前記冗長配線が接続又は切断されると とにより回路が特定される第2の集積回路を形成する第 2の集積回路形成工程と、

前記第1の半導体基板の主面上に前記第1の集積回路と 電気的に接続された第1のパッドを形成すると共に、前 記第2の半導体基板の主面上に前記第2の集積回路と電 気的に接続された第2のパッドを形成するパッド形成工 10 程と、

前記第1の半導体基板の主面と前記第2の半導体基板の 主面とが対向し、前記第1のバッドと前記第2のバッド とが接続し、前記第1の集積回路又は前記第2の集積回 路と電気的に接続している外部端子がパッケージ外部に 突出した状態で、前記第1の半導体基板と前記第2の半 導体基板とをバッケージングするパッケージング工程と を備えていることを特徴とする半導体集積回路装置の製 造方法。

【請求項16】 前記パッケージング工程の後に、 前記第2の集積回路の論理機能を確定する機能確定工程

前記パッケージの外部端子から電気信号を入力し、前記 第2の集積回路の前記論理機能が実現されるように、前 記第2の集積回路に設けられている前記冗長配線を接続 又は切断することにより、前記第2の集積回路を特定す る回路特定工程とをさらに備えていることを特徴とする 請求項15に記載の半導体集積回路装置の製造方法。

【請求項17】 前記第2の集積回路はフィールド・プ ログラマブル・ゲートアレイよりなることを特徴とする 30 請求項15又は16に記載の半導体集積回路装置の製造

【請求項18】 第1の半導体基板の主面上に、機能及 び回路規模が決定された第1の集積回路を形成する第1 の集積回路形成工程と、

前記第1の集積回路の回路規模から第2の集積回路の回 路規模を決定すると共に、該第2の集積回路の論理機能 を確定する第2の集積回路確定工程と、

前記第2の集積回路の確定された論理機能が実現される ように、前記第2の半導体基板の主面上に配線層を形成 40 する第2の半導体基板配線層形成工程と、

前記第1の半導体基板の主面上に前記第1の集積回路と 電気的に接続された第1のパッドを形成すると共に、前 記第2の半導体基板の主面上に前記第2の集積回路と電 気的に接続された第2のパッドを形成するパッド形成工 程と、

前記第1の半導体基板の主面と前記第2の半導体基板の 主面とが対向し、前記第1のパッドと前記第2のパッド とが接続し、前記第1の集積回路又は前記第2の集積回 路と電気的に接続している外部端子がパッケージ外部に 50 【0004】長所は、髙速且つ低消費電力の製品が提供

突出した状態で、前記第1の半導体基板と前記第2の半 導体基板とをパッケージングするパッケージング工程と を備えていることを特徴とする半導体集積回路装置の製 造方法。

【請求項19】 前記第2の集積回路はゲートアレイよ りなることを特徴とする請求項18に記載の半導体集積 回路装置の製造方法。

【請求項20】 前記第1の集積回路は、冗長配線が設 けられ、外部端子から入力される電気信号によって前記 冗長配線が接続又は切断されることにより回路が特定さ れるフィールド・プログラマブル・ゲートアレイよりな ることを特徴とする請求項15~19のいずれか1項に 記載の半導体集積回路装置の製造方法。

【請求項21】 前記パッケージング工程の後に、 前記第1の集積回路の論理機能を確定する機能確定工程 ٤,

前記パッケージの外部端子から電気信号を入力して前記 第1の集積回路の前記論理機能が実現されるように前記 第1の集積回路に設けられている冗長配線を接続又は切 20 断することにより、前記第1の集積回路を特定する回路 特定工程とをさらに備えていることを特徴とする請求項 20に記載の半導体集積回路装置の製造方法。

【請求項22】 前記第1の集積回路はゲートアレイよ りなることを特徴とする請求項15~19のいずれか1 項に記載の半導体集積回路装置の製造方法。

【請求項23】 前記第1の集積回路はスタンダードセ ルよりなることを特徴とする請求項15~19のいずれ か1項に記載の半導体集積回路装置の製造方法。

【請求項24】 前記第1の集積回路は書き換え可能な メモリよりなることを特徴とする請求項15~19のい ずれか1項に記載の半導体集積回路装置の製造方法。

【請求項25】 前記第1の集積回路は規格生産された 集積回路であることを特徴とする請求項15~19のい ずれか1項に記載の半導体集積回路装置の製造方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、特定用途向け半導 体集積回路(=ASIC)装置及びその製造方法に関 し、特に、短期間で且つ低コストで製造された特定用途 向け半導体集積回路装置及びその製造方法に関する。 [0002]

【従来の技術】高機能を有する半導体基板集積回路を実 現する実現方法として、以下に示す長所又は短所を持つ 6つの製造方法が提案されている。

【0003】(1)マイクロプロセッサ(MPU)を用 いる製造方法

髙性能マイクロプロセッサを用いて、そのメモリ部にプ ログラムを書き込むことにより特定用途向け回路を製造 する方法である。

できること及び外部端子からプログラムを書き換えるこ とにより仕様変更に柔軟に対応できることである。

【0005】一方、短所は、あらゆる機能を想定して該 機能を回路に搭載するため、特定用途においては不要な 回路を含むことになるので製造コストが高くなることで ある。製造コストを安価にするために専用のマイクロブ ロセッサを新たに開発すると、開発コストや開発期間が 膨大となる。

【0006】(2) デジタルシグナルプロセッサ(DS P)を用いる製造方法

DSPはデジタル信号処理に必要な回路を高密度に搭載 したLSIであって、そのメモリ部にプログラムを書き 込むことにより特定用途向け回路を製造する方法であ る。

【0007】長所は、高速、低消費電力及び低コストの 製品が提供できること及び外部端子からプログラムを書 き換えることにより使用変更に柔軟に対応できることで ある。

【0008】一方、短所は、DSPは機能を限定したL 能を追加した専用のDSPを新たに開発すると、期間や 開発コストが膨大となる。

【0009】(3)フィールド・プログラマブル・ゲー トアレイ(FPGA)を用いる製造方法

FPGAは基板上にトランジスタ及び該トランジスタを 可能な限りすべて接続する配線層が作りとまれており、 設計者が論理構成を確定した後、外部端子から高電圧を 印加して不要な配線を切断したり、必要とする配線を接 続したりするととによって、特定用途向け回路を製造す る方法である。

【0010】長所は、トランジスタと該トランジスタ同 士を接続する配線とを様々に組み合わせることができる ため、所望の回路を柔軟に提供することができること、 FPGA内の配線層に印加するのに要する時間が数秒な いし数分で完了するため、回路の特定化が完成するのと ほぼ同時に半導体回路をユーザに提供できること、及び FPGA自体の開発が特定用途に限らないため開発コス トが安価となるととである。

【0011】一方、短所は、あらかじめトランジスタ及 製造しておくことが必要であるため、所望する回路規模 が確定した後に、最適な規模のFPGAを提供できない ことである。従って、無駄な回路を含むためLSIのコ ストが膨大となる。また、トランジスタサイズや配線形 状を最適に設定することができないため、回路特性が通 常のカスタムLSIに比べて劣る。

【0012】例えば、FPGA回路が論理規模として1 Kゲート、2Kゲート、4Kゲート又は8Kゲートの4 種類で構成されている場合について、図10に回路規模

いて、1 K ゲート以下の論理規模の回路に対してはC 1 のコストが必要となり、同様に1 Kゲート以上から2 K ゲート以下の回路にはC2、2Kゲート以上から4Kゲ ート以下の回路にはC3、4Kゲート以上から8Kゲー ト以下の回路にはC4のコストがそれぞれ必要となる。 例えば、特定用途回路が5 Kゲートである場合は、FP GAを用いて実現するためには、従来の方法によると8 KゲートのFPGAを使用する必要があり、規模にして 3 K ゲートの冗長領域が発生するためコストにして C d 10 分の冗長なコストが発生する。

【0013】ユーザの要求に応じて回路を確定した後、 確定された回路に対してパッケージの外部端子にプログ ラム装置を接続してプログラム化が行われる。

【0014】なお、FPGAを開発するのに要する標準 的な開発期間D0を図11に示す。

【0015】図11に示すように、仕様に基づき機能の 構成要素を選択し、また決定する機能設計工程D1に6 ヶ月、機能設計計レベルをNANDやNORのゲートレ ベルの構成に具体化する論理設計工程D2に4ヶ月、及 SIであるため、回路の柔軟性に欠けることである。機 20 びユーザの要求に回路を特定する特定回路化工程D6に 数日程度を要する。ただし、設計期間に重なりがあるた め開発期間 D O は 8 ヶ月程度となる。

【0016】(4)ゲートアレイ(GA)

GAは基板上にトランジスタまでが作りこまれており、 設計者が論理構成を確定した後、基板上に配線層を製造 することにより特定用途向け集積回路を製造する方法で

【0017】長所は、トランジスタを特定用途に限らず 多量に開発できるため、開発コストが安価であること、 30 配線を様々に組み合わせることができるため、高性能な 回路を柔軟に提供することができること、及びさらに配 線層のみの製造時間が数日で完了するため、設計完了 後、1、2週間程度で半導体回路を提供することができ るととである。

【0018】一方、短所は、トランジスタ部をあらかじ め製造しておくことが必要であるため、所望する回路規 模を確定した後に最適な規模のゲートアレイを提供でき ないことである。従って、無駄な回路を含むためLSI のコストが膨大となる。また、トランジスタサイズを最 び該トランジスタを可能な限りすべて接続する配線層を 40 適なサイズに設定することができないため、回路特性が 通常のカスタムLSIに比べやや劣る。

> 【0019】ユーザの要求に応じた回路を確定した後、 配線レイアウト設計工程D3を行ない、配線マスク製造 及び配線プロセス処理工程D4、さらにパッケージ化工 程D5を経てLSIが完成する。GAの開発に要する時 間経過を図12に示す。

【0020】GA回路が論理規模として1Kゲート、2 Kゲート、4Kゲート、8Kゲートの4種類で構成され ている場合について、必要回路規模が5Kゲートに対す と製造コストとの相関関係をグラフで示す。図10にお 50 る冗長なコストCdについては、図10を用いて説明し

(5)

たFPGAと同じことがいえる。

【0021】(5) スタンダードセル

設計者が論理構成を確定した後、トランジスタ及び配線 層を製造することにより特定用途向け集積回路を製造す

【0022】長所は、トランジスタと配線とを様々に組 み合わせることができるため、高性能な回路を柔軟に提 供することができることである。

【0023】一方、短所は、個々のLSIに応じてトラ ンジスタ部及び配線部の製造が論理設計が完了した後か 10 ら行なわれるため、開発コストが高価になること及びプ ロセス処理以降について数ヶ月の開発時間を要すること である。

【0024】回路を確定した後、レイアウト設計工程D 3を行ない、マスク製造及びプロセス処理工程D4、さ らにパッケージ化工程D5を経てLSIが完成する。ス タンダードセルの開発に要する時間経過を図13に示 す。

【0025】(6) エンベッデドアレイ

スタンダードセル及びゲートアレイの利点を生かす方法 20 として、設計途中で確定した回路部をスタンダードセル として、また論理不定部分をゲートアレイとしてあらか じめトランジスタ部まで製造しておき、設計完了後数週 間で、配線層の製造のみを行なって特定用途向けのLS [を製造する方法である。

【0026】長所は、設計完了後短時間でLSIが提供 できること及び回路の一部をスタンダードセルとして製 造することによりその一部の回路を髙密度かつ髙性能で 提供できることである。

【0027】一方、短所は、ゲートアレイ部において無 30 駄な回路が生じること及び開発コストがスタンダードセ ルと同様に高価になることである。

【0028】機能設計工程D1及び論理設計工程D2の 途中からプロセス処理工程D4を行ない、回路を確定し た後、配線レイアウト設計工程D3を行ない、その後の 配線プロセス処理工程D4さらにパッケージ化工程D5 を経てLSIが完成する。エンベッデドアレイの開発に 要する時間経過を図14に示す。

【0029】前述したLSIのみの構成によって高密度 1半導体集積回路の新たな実装方法を用いることによっ て、高密度及び高性能なLSIを実現する数多くの先行 技術が提案されてきている。特に、マルチチップモジュ ール (MCM) と称する半導体集積回路製造技術は、小 型実装、機器の軽量化及び回路特性の改善の面において 従来のプリント基板に比べて優れた特徴をもち、回路性 能の向上や実装密度の向上を図っている。

【0030】現在主流となっている2つの実現方法につ いて簡単に説明する。

【0031】(1) デポジット (MCM-D) 法

金属、半導体又はセラミックよりなる1枚の薄膜基板を 連続的にデポジットしていき、各薄膜基板上に半導体し SIチップをアセンブルする。

【0032】(2)積層(MCM-L)法

金属、半導体又はセラミックよりなる複数の薄膜基板を 積層してデポジットしていき、最終的に多層の薄膜基板 上に半導体LSIチップをアセンブルする。

【0033】しかし、これらのMCM技術には、以下に 示すような問題がある。

【0034】i)MCMに用いる基板の製造コストが高 61

【0035】ii) 回路の大規模化により、MCMの基板 の製造期間、すなわち特定用途向けLSIの製造期間が 長期化する。

【0036】近年、より低コスト化を図るため、プリン ト基板実装の微細加工技術が進み、MCM-Lをさらに 発展させた実装方法として、複数のLSIチップのパッ ド上にボール状のはんだ又は金を配して面接触させる実 装方法であるCOC (チップ・オン・チップ) 法が提案 されている。これは、前述したMCM用の薄膜基板にL SIチップを用いるため、コストの低下に役立つ。

[0037]

【発明が解決しようとする課題】しかしながら、前記従 来のCOC法は、

(1) 実装コストが高価であり、1チップで実現する際 のコストに比べ著しい優位性が認められない。

【0038】(2) LSIの開発期間の短縮化に貢献で きない。

【0039】などの問題を有している。

【0040】本発明は、前記従来の問題を一挙に解決 し、開発期間の短縮化を図ると共に、半導体集積回路の 髙性能化を図ることを目的とする。

[0041]

【課題を解決するための手段】請求項1の発明が講じた 解決手段は、半導体集積回路装置を、第1の半導体基板 の主面上に形成されている第1の集積回路と、第2の半 導体基板の主面上に形成されており、冗長配線を有し且 つ外部端子から入力される電気信号によって前記冗長配 線が接続又は切断されることにより回路が特定される第 かつ高性能なLSIを開発する設計技術とは別に、LS 40 2の集積回路と、前記第1の半導体基板の主面上に形成 されており、前記第1の集積回路と電気的に接続されて いる第1のバッドと、前記第2の半導体基板の主面上に 形成されており、前記第2の集積回路と電気的に接続さ れている第2のパッドとを備え、前記第1の半導体基板 の主面と前記第2の半導体基板の主面とが対向し且つ前 記第1のパッドと前記第2のパッドとが接続されること により、前記第1の集積回路と前記第2の集積回路とは 電気的に接続されている構成とするものである。

> 【0042】請求項1の構成により、第1の半導体基板 50 と第2の半導体基板とは各集積回路が形成された基板の

主面同士が対向され、バッドを介して電気的に接続されているため、高密度な実装態様となる。

【0043】さらに、第2の集積回路は、外部端子から入力される電気信号によって冗長配線が接続又は切断されることにより回路が特定されるように構成されているため、論理設計工程後の開発期間はきわめて短くなる。

[0044]請求項2の発明は、請求項1の構成に、前記第2の集積回路は、外部端子から入力される電気信号により回路が特定されている構成を付加するものである。

【0045】請求項3の発明は、請求項1又は2の構成 に、前記第2の集積回路はフィールド・プログラマブル・ゲートアレイよりなる構成を付加するものである。

【0046】請求項4の発明が講じた解決手段は、半導体集積回路装置を、第1の半導体基板の主面上に形成されている第1の集積回路と、第2の半導体基板の主面上に形成されており、あらかじめ形成された能動素子を有し且つ配線層が形成されることにより回路が特定される第2の集積回路と、前記第1の半導体基板の主面上に形成されており、前記第1の集積回路と電気的に接続されている第1のパッドと、前記第2の半導体基板の主面上に形成されており、前記第2の集積回路と電気的に接続されている第2のパッドとを備え、前記第1の半導体基板の主面と前記第2の半導体基板の主面とが対向し且つ前記第1のバッドと前記第2のパッドとが接続されることにより、前記第1の集積回路と前記第2の集積回路とは電気的に接続されている構成とするものである。

【0047】請求項4の構成により、第1の半導体基板と第2の半導体基板とは各集積回路が形成された基板の主面同士が対向され、バッドを介して電気的に接続され 30 ているため、高密度な実装態様となる。

【0048】さらに、第2の集積回路は、配線層が形成されることにより回路が特定されるように構成されているため、論理設計工程後の開発期間は短くなる。

【0049】請求項5の発明は、請求項4の構成に、前記第2の集積回路はゲートアレイよりなる構成を付加するものである。

【0059】請求項目の発明が講じた解決手段は、半導体集積回路装置を、第1の半導体基板の主面上に形成されている第1の集積回路と、第2の半導体基板の主面上に形成されており、汎用性を有するセルよりなる第2の集積回路と電気的に接続されている第1のパッドと、前記第2の半導体基板の主面上に形成されており、前記第2の半導体基板の主面上に形成されており、前記第2の半導体基板の主面上に形成されており、前記第2の半導体基板の主面上に形成されている第2のパッドとを備え、前記第1の半導体基板の主面と前記第2の半導体基板の主面とが対向し且つ前記第日のパッドと前記第2のパッドとが接続されることにより、前記第1の集積回路と前記第2の集積回路とは電気的に接続されている構成とするものである。

【0051】請求項6の構成により、第1の半導体基板と第2の半導体基板とは各集積回路が形成された基板の主面同士が対向され、パッドを介して電気的に接続されているため、高密度な実装態様となる。

【0052】さらに、第2の集積回路は、汎用性を有するセルよりなる回路により構成されているため、第2の 集積回路を高性能にかつ柔軟に設計することができる。

【0053】請求項7の発明は、請求項6の構成に、前 記第2の集積回路はスタンダードセルよりなる構成を付 10 加するものである。

【0054】請求項8の発明が講じた解決手段は、半導体集積回路装置を、第1の半導体基板の主面上に形成されている第1の集積回路と、第2の半導体基板の主面上に形成されており、書き換え可能なメモリよりなる第2の集積回路と、前記第1の半導体基板の主面上に形成されており、前記第1の集積回路と電気的に接続されている第1のパッドと、前記第2の半導体基板の主面上に形成されており、前記第2の集積回路と電気的に接続されている第2のパッドとを備え、前記第1の半導体基板の主面と前記第2の半導体基板の主面とが対向し且つ前記第1のパッドと前記第2のパッドとが接続されることにより、前記第1の集積回路と前記第2の集積回路とは電気的に接続されている構成とするものである。

【0055】請求項8の構成により、第1の半導体基板と第2の半導体基板とは各集積回路が形成された基板の主面同士が対面され、バッドを介して電気的に接続されているため、高密度な実装態様となる。

【0056】さらに、第2の集積回路は、書き換え可能なメモリより構成されているため、論理設計工程後の開発期間はFPGAと同様にきわめて短くなる。

【0057】請求項9の発明は、請求項1~8の構成 に、前記第1の集積回路はフィールド・プログラマブル ・ゲートアレイよりなる構成を付加するものである。

【0058】請求項10の発明、請求項9の構成に、前記フィールド・プログラマブル・ゲートアレイは、外部端子から入力される電気信号により論理回路が特定されている構成を付加するものである。

【0059】請求項11の発明は、請求項1~8の構成 に、前記第1の集積回路はゲートアレイよりなる構成を 付加するものである

【0060】請求項12の発明は、請求項1~8の構成に、前記第1の集積回路はスタンダードセルよりなる構成を付加するものである。

【0061】請求項13の発明は、請求項1~8の構成 に、前記第1の集積回路は書き換え可能なメモリよりな る構成を付加するものである。

【0062】請求項14の発明は、請求項1~8の構成 に、前記第1の集積回路は規格生産された、例えば、メ モリ、MPU又はDSP等からなる集積回路である構成 50を付加するものである。

【0063】請求項15の発明が講じた解決手段は、半 導体集積回路装置の製造方法を、第1の半導体基板の主 面上に、機能及び回路規模が決定された第1の集積回路 を形成する第1の集積回路形成工程と、前記第1の集積 回路の回路規模から第2の集積回路の回路規模を決定す る第2の集積回路決定工程と、第2の半導体基板の主面 上に、回路規模が決定されていると共に、冗長配線を有 し且つ外部端子から入力される電気信号によって前記冗 長配線が接続又は切断されることにより回路が特定され る第2の集積回路を形成する第2の集積回路形成工程 と、前記第1の半導体基板の主面上に前記第1の集積回 路と電気的に接続された第1のパッドを形成すると共 に、前記第2の半導体基板の主面上に前記第2の集積回 路と電気的に接続された第2のパッドを形成するパッド 形成工程と、前記第1の半導体基板の主面と前記第2の 半導体基板の主面とが対向し、前記第1のパッドと前記 第2のパッドとが接続し、前記第1の集積回路又は前記 第2の集積回路と電気的に接続している外部端子がバッ ケージ外部に突出した状態で、前記第1の半導体基板と 前記第2の半導体基板とをパッケージングするパッケー 20 ジング工程とを備えている構成とするものである。

【0064】請求項15の構成により、第1の半導体基板と第2の半導体基板との各主面上に、各集積回路と電気的に接続されているバッドをそれぞれ形成し、第1及び第2の半導体基板の主面同士を対向させて各バッドを接続させることにより、1つのバッケージに封入するため、高密度な実装態様となる。

【0065】また、第2の集積回路は、その回路規模が 第1の集積回路の回路規模から決定され、且つ、外部端 子から入力される電気信号によって冗長配線が接続又は 30 切断されるととにより回路が特定されるため、論理設計 工程後の開発期間はきわめて短くなる。

【0066】請求項16の発明は、請求項15の構成 に、前記パッケージング工程の後に、前記第2の集積回路の論理機能を確定する機能確定工程と、前記パッケージの外部端子から電気信号を入力し、前記第2の集積回路の前記論理機能が実現されるように、前記第2の集積回路に設けられている前記冗長配線を接続又は切断することにより、前記第2の集積回路を特定する回路特定工程とをさらに備えている構成を付加するものである。

【0067】請求項17の発明は、請求項15又は16の構成に、前記第2の集積回路はフィールド・プログラマブル・ゲートアレイよりなる構成を付加するものである。

【0068】請求項18の発明が講じた解決手段は、半 導体集積回路装置の製造方法を、第1の半導体基板の主 面上に、機能及び回路規模が決定された第1の集積回路 を形成する第1の集積回路形成工程と、前記第1の集積 回路の回路規模から第2の集積回路の回路規模を決定す ると共に、該第2の集積回路の論理機能を確定する第2 50

の集積回路確定工程と、前記第2の集積回路の確定された論理機能が実現されるように、前記第2の半導体基板の主面上に配線層を形成する第2の半導体基板配線層形成工程と、前記第1の半導体基板の主面上に前記第1の集積回路と電気的に接続された第1のパッドを形成すると共に、前記第2の半導体基板の主面上に前記第2の集積回路と電気的に接続された第2のパッドを形成するパッド形成工程と、前記第1の半導体基板の主面とが対向し、前記第1のパッドと前記第2のパッドとが接続し、前記第1の集積回路又は前記第2の集積回路と電気的に接続している外部端子がパッケージ外部に突出した状態で、前記第1の半導体基板と前記第2の半導体基板とをパッケージングするパッケージング工程とを備えている備えている構成とするものである。

【0069】請求項18の構成により、第1の半導体基板と第2の半導体基板との各主面上に、各集積回路と電気的に接続されているパッドをそれぞれ形成し、第1及び第2の半導体基板の主面同士を対向させて各パッドを接続することにより、1つのパッケージに封入するため、高密度な実装態様となる。

【0070】また、第2の集積回路は、その回路規模が第1の集積回路の回路規模から決定され、且つ、第2の半導体基板の第2の集積回路に配線層を形成することにより回路が特定されるため、論理設計工程後の開発期間は短くなる。

【0071】請求項19の発明は、請求項18の構成 に、前記第2の集積回路はゲートアレイよりなる構成を 付加するものである。

【0072】請求項20の発明は、請求項15~19の 構成に、前記第1の集積回路は、冗長配線が設けられ、 外部端子から入力される電気信号によって前記冗長配線 が接続又は切断されるととにより回路が特定されるフィ ールド・プログラマブル・ゲートアレイよりなる構成を 付加するものである。

【0073】請求項21の発明は、請求項20の構成 に、前記パッケージング工程の後に、前記第1の集積回路の論理機能を確定する機能確定工程と、前記パッケージの外部端子から電気信号を入力して前記第1の集積回路の前記論理機能が実現されるように前記第1の集積回路に設けられている冗長配線を接続又は切断するととにより、前記第1の集積回路を特定する回路特定工程とをさらに備えている構成を付加するものである。

【0074】請求項22の発明は、請求項15~19の 構成に、前記第1の集積回路はゲートアレイよりなる構 成を付加するものである。

【0075】請求項23の発明は、請求項15~19の 構成に、前記第1の集積回路はスタンダードセルよりな る構成を付加するものである。

0 【0076】請求項24の発明は、請求項15~19の

構成に、前記第1の集積回路は書き換え可能なメモリよ りなる構成を付加するものである。

【0077】請求項25の発明は、請求項15~19の 構成に、前記第1の集積回路は規格生産された、例え ば、メモリ、MPU又はDSP等からなる集積回路であ る構成を付加するものである。

[0078]

【発明の実施形態】

(第1の実施形態) 本発明の第1の実施形態を図面を参 照しながら説明する。

【0079】図1は本発明の第1の実施形態に係る半導 体集積回路装置の構成を示し、(a)は平面図であり、

(b)は(a)における I-I線の断面図である。図1 (a) において、11Aは第1の集積回路としての規格 生産されたランダム・アクセス・メモリが形成された第 1の半導体基板としてのRAM基板であり、11Bは第 1の集積回路としての規格生産されたマイクロ・プロセ ッサが形成された第1の半導体基板としてのMPU基板 11Bであり、12は第2の集積回路としての、外部端 ールド・プログラマブル・ゲートアレイが形成された第 2の半導体基板としてのFPGA基板である。また、1 3はRAM基板11A、MPU基板11B及びFPGA 基板12を封入するパッケージである。

【0080】図1(b)に示すように、RAM基板11 Aの主面11a上には該RAM回路と電気的に接続され た第1のバッドとしてのRAM基板用バッド51aが形 成され、MPU基板11Bの主面11b上には該MPU 回路と電気的に接続された第1のバッドとしてのMPU 基板用パッド51bが形成され、FPGA基板12の主 30 面12a上には該FPGA回路と電気的に接続された第 2のパッドとしてのFPGA基板用パッド52aが形成 されている。RAM基板11A及びMPU基板11Bの 主面 I la, I l b と F P G A 基板 I 2 の主面 I 2 a と は、半導体チップの張り合わせ技術を用いて、各パッド 51a, 51b, 52aに、はんだ又は金等よりなるボ ール(又はバンプ)14をそれぞれ挟んで対向し、且 つ、接続されることにより、RAM、MPU及びFPG Aの各回路がそれぞれ電気的に接続されている。

【0081】さらに、一端がFPGA基板12における FPGA回路に接続され、他端がパッケージ13の外部 に突出する外部端子15が設けられている。

【0082】なお、各パッド51a, 51b, 52a は、RAM基板11A、MPU基板11B及びFPGA 基板12においてあらかじめ設計規則、構造体及びビッ チを統一して形成されているものとする。

【0083】本実施形態に係る半導体集積回路装置は、 規格生産された髙性能で髙密度のRAM基板11A及び MPU基板11Bと、大量生産可能なFPGA基板12 とから構成されており、また、FPGA基板12には、

配線層にあらかじめ冗長配線が設けられ、外部端子15 から入力される電気信号によって冗長配線が接続又は切 断されることにより所望の回路が特定される構成を有す るため、論理回路を完成した後に行なう回路の特定化作 業は、プログラム装置を用いて短時間で終了させること ができる。これにより、低コストで高性能なASICを 短期間に実現することができる。

【0084】なお、第2の半導体基板としてのFPGA 基板12は書き換え可能なメモリであるEPROMであ ってもよい。

【0085】また、第2の半導体基板における第2の集 積回路にセルベース方式のスタンダードセルを用いても よい。この場合は、第2の集積回路の性能を高めること ができる。

【0086】以下、本発明の第1の実施形態に係る半導 体集積回路装置の製造方法を図面を参照しながら説明す

【0087】まず、従来の開発工程とその開発期間を示 す。図13に示すように、例えば、セルベースのASI 子から入力される電気信号によりプログラム可能なフィ 20 Cを例にとると、この半導体集積回路の開発工程は、ユ ーザの仕様に基づき機能の構成要素を選択し、また決定 する機能設計D1、機能設計レベルをNANDやNOR のゲートレベルの構成に具体化する論理設計D2、セル ライブラリを用いてスタンダードセル等の配置配線を決 定するレイアウト設計工程D3、半導体等よりなる基板 に、設計に応じた素子を製造した後、配線層を形成して 所定の回路を形成するプロセス処理工程D4、及び所定 の回路が形成された基板をパッケージングするパッケー ジ化工程 D 5 から構成される。

> 【0.088】短期間に開発を行なう必要から、各工程 は、複数の人員により平行して進められる。従って、図 13に示すように、例えば、機能設計工程D1の途中段 階から、機能が確定した部分について並行して論理設計 工程 D 2 を進めることが可能である。 論理設計工程 D 2 が完了した時点で、レイアウト設計工程D3の最終工程 が実施される。いま、典型的な開発期間として、機能設 計工程D1を6ヶ月、論理設計工程D2を4ヶ月、レイ アウト設計工程D3を2ヶ月、プロセス処理工程D4を 2ヶ月とする。それぞれの開発段階のほぼ中間時点で次 の工程に進むことができるとするならば、図8に示すよ うに、開発期間D0に10ヶ月を要することがわかる。 これを、もしエンベッデドアレイ方式で実施するなら ば、図14に示すようにプロセス処理工程D4における 配線層形成工程以降の工程を0.5ヶ月として、開発期 間D0は8.5ヶ月となり、セルベース方式よりも1. 5ヶ月少ない期間で開発できるととがわかる。

【0089】以下、本発明の第1の実施形態に係る半導 体集積回路装置の製造方法を説明する。

【0090】図2は本発明の第1の実施形態に係る半導 50 体集積回路装置の製造方法を表わす流れ図であり、図3

は本装置の開発期間を表わすタイムチャートである。ま ず、図2に示すように、第1の集積回路形成工程として の既製造回路決定工程ST1において、第1の集積回路 としての既製のMPU及び既製のRAMを決定する。

【0091】次に、第2の集積回路形成工程としての残 部回路規模決定工程ST2において、決定されたMPU 及びRAMの回路規模からFPGAに必要な回路規模を

【0092】次に、パッド形成工程において、MPUが 形成された半導体基板 (MPU基板) の主面及びRAM 10 の集積回路装置のコストをC2、本実施形態に係る集積 が形成された半導体基板(RAM基板)の主面上に各集 積回路と電気的に接続された第1のパッドをそれぞれ形 成すると共に、FPGAが形成された半導体基板(FP GA基板)の主面上にFPGA回路と電気的に接続され た第2のパッドを形成する。その後、パッケージングエ 程を含む装置製造工程ST3において、MPU基板及び RAM基板の主面とFPGA基板の主面とが対向し、第 1のパッドと第2のパッドとが接続し、FPGA回路と 電気的に接続している外部端子がパッケージ外部に突出 した状態で、MPU基板、RAM基板及びFPGA基板 20 はスタンダードセルを用いても同様の効果が得られる。 をパッケージングする。

【0093】との段階の半導体集積回路装置はFPGA 基板の集積回路が特定用途向けに確定されていない。次 の回路確定工程ST4 において、ユーザの要求に応じた 論理機能を確定した後、図3の特定回路化工程D6に示 すように、FPGA基板の集積回路に対してプログラム 装置を用い、FPGA基板の外部端子からブグラム用の 電気信号を入力することにより、装置の特定用途化を数 時間で行なうことができる。

【0094】従って、レイアウト設計工程及びプロセス 30 処理工程の各期間を省略することができるため、図3に 示すように、開発期間 D O は約8.0ヶ月なるので、従 来の方法に比べて2ヶ月、エンベッデドアレイ方式に比 べても0.5ヶ月程度の短期化が可能となる。

【0095】また、既製造の回路である量産されたMP U又はRAMからなるLSIを集積回路の一部に利用し ているため、エンベッデドアレイ方式に比べて安価に製 造することができる。

【0096】とれは、以下のようにして調べることがで 示す。半導体の1チップ当りのコストCは、製造数を N、設計開発費をK、1チップ当りのプロセス処理コス トをCOとすると、

C = K / N + C O

で表わされる。従って、COC実装に要する1チップ当 りの費用をBとすると、本実施形態に係る集積回路装置 では、

C = K / N + C 0 + B

と表わすことができる。

【0097】これにより、本実施形態に係る集積回路装 50 プ)24をそれぞれ挟んで対向し、且つ、接続されるこ

置の製造数がエンベッデドアレイ方式の集積回路装置と 同数であれば、本実施形態に係る集積回路装置がエンベ ッデドアレイ方式の集積回路装置よりもコスト高になっ てしまう。

16

【0098】しかしながら、図4に示すように、本実施 形態に係る集積回路装置に組み込む既製造の第1の集積 回路としてのMPUやRAMは、その製造数Nをエンベ ッデドアレイ方式による集積回路装置に比べて数十倍と 大きくすることができるため、エンベッデドアレイ方式 回路装置のコストをC1とした場合の該MPUやRAM は、C2とC1との差であるCd分のコスト優位性を有 するので、本実施形態に係る集積回路装置は安価にな

【0099】なお、第1の集積回路としては、MPU又 はRAMの他に、EPROM、ROM又はDSP等の特 定用途向けLSIコアのいずれを用いても本発明の効果 は変わらない。

【0100】また、第1の集積回路にFPGA、GA又 【0101】(第2の実施形態)以下、本発明の第2の 実施形態に係る半導体集積回路装置を図面を参照しなが ら説明する。

【0102】図5は本発明の第2の実施形態に係る半導 体集積回路装置の構成を示し、(a)は平面図であり、 (b)は(a)におけるII-II線の断面図である。図5 (a) において、21Aは第1の集積回路としての規格 生産されたランダム・アクセス・メモリが形成された第 1の半導体基板としてのRAM基板であり、21Bは第 1の集積回路としての規格生産されたマイクロ・プロセ ッサが形成された第1の半導体基板としてのMPU基板 21Bであり、22は第2の集積回路としての、配線層 を形成することにより所望の回路を得ることができるゲ ートアレイが形成された第2の半導体基板としてのGA 基板である。また、23はRAM基板21A、MPU基 板21B及びGA基板22を封入するパッケージであ

【0·103】図5(b)に示すように、RAM基板21 Aの主面21a上には該RAM回路と電気的に接続され きる。図4に開発する回路規模と製造コストとの関係を 40 た第1のパッドとしてのRAM基板用パッド61aが形 成され、MPU基板21Bの主面21b上には該MPU 回路と電気的に接続された第1のパッドとしてのMPU 基板用パッド61bが形成され、GA基板22の主面2 2 a 上には該GA回路と電気的に接続された第2のパッ ドとしてのGA基板用パッド62aが形成されている。 RAM基板21A及びMPU基板21Bの主面21a, 2 l bとGA基板22の主面22aとは、半導体チップ の張り合わせ技術を用いて、各パッド61a, 61b, 62aに、はんだ又は金等よりなるボール(又はバン

とにより、RAM、MPU及びGAの各回路がそれぞれ 電気的に接続されている。

【0104】さらに、一端がGA基板22におけるGA 回路に接続され、他端がパッケージ23の外部に突出す る外部端子25が設けられている。

【0105】なお、各パッド61a、61b、62a は、RAM基板21A、MPU基板21B及びGA基板 22においてあらかじめ設計規則、構造体及びピッチを 統一して形成されているものとする。

[0106] 本実施形態に係る半導体集積回路装置の製 10 造方法は、第1の集積回路としての既製のMPU及び既 製のRAMを決定する第1の集積回路形成工程としての 既製造回路決定工程と、決定したMPU及び該RAMの 回路規模からGAの集積回路に必要な回路規模を決定す ると共に、論理設計を行なう第2の集積回路確定工程 と、論理機能が確定したGAが形成された半導体基板

(GA基板) にユーザの要求に応じた配線層を形成する 第2の半導体基板配線層形成工程と、MPUが形成され た半導体基板 (MPU基板) の主面及びRAMが形成さ れた半導体基板 (RAM基板) の主面上に各集積回路と 20 電気的に接続された第1のパッドをそれぞれ形成すると 共に、GA基板の主面上にGA回路と電気的に接続され た第2のパッドを形成するパッド形成工程と、MPU基 板及びRAM基板の主面とGA基板の主面とが対向し、 第1のパッドと第2のパッドとが接続し、GA回路と電 気的に接続している外部端子がパッケージ外部に突出し た状態で、MPU基板及びRAM基板とGA基板とをバ ッケージングするパッケージング工程を含む装置製造工 程とを備えている。

【0107】本実施形態に係る半導体集積回路装置は、 規格生産された高性能で高密度のRAM基板21A及び MPU基板21Bと、大量生産可能なGA基板22とか ら構成されているため、低コストで実現できる。また、 GAを用いているため、論理回路を完成した後に行なう ユーザ向けの用途の特定化処理は、配線層を形成するプ ロセス処理のみでよく短時間で実施することができる。 【0108】なお、第1の集積回路としては、MPU又 はRAMの他に、EPROM、ROM又はDSP等の特 定用途向けしSIコアのいずれを用いても本発明の効果 は変わらない。

【0109】また、第1の集積回路にFPGA、GA又 はスタンダードセルを用いても同様の効果が得られる。 【0110】(第3の実施形態)以下、本発明の第3の 実施形態に係る半導体集積回路装置を図面を参照しなが ら説明する。

【0111】図6は本発明の第3の実施形態に係る半導 体集積回路装置の構成を示し、(a)は平面図であり、 (b)は(a)におけるIII-III線の断面図である。図 6(a)において、31Aは第1の集積回路としての規

イが形成された第1の半導体基板としてのFPGA基板 であり、31日は第1の集積回路としての規格生産され たマイクロ・プロセッサが形成された第1の半導体基板 としてのMPU基板31Bであり、32は第2の集積回 路としてのスタンダードセル方式の集積回路よりなり、 第2の半導体基板としてのスタンダードセル基板であ る。また、33はFPGA基板31A、MPU基板31 B及びスタンダードセル基板32を封入するパッケージ である。

【0112】図6(b) に示すように、FPGA基板3 1Aの主面31a上には該FPGA回路と電気的に接続 された第1のパッドとしてのFPGA基板用パッド71 aが形成され、MPU基板31Bの主面31b上には該 MPU回路と電気的に接続された第1のパッドとしての MPU基板用パッド71bが形成され、スタンダードセ ル基板32の主面32a上には該スタンダードセル回路 と電気的に接続された第2のパッドとしてのスタンダー ドセル基板用パッド72aが形成されている。FPGA 基板31A及びMPU基板31Bの主面31a, 31b とスタンダードセル基板32の主面32aとは、半導体 チップの張り合わせ技術を用いて、各パッド71a,7 1 b, 72 aに、はんだ又は金等よりなるボール(又は バンプ) 34をそれぞれ挟んで対向し、且つ、接続され ることにより、FPGA、MPU及びスタンダードセル の各回路がそれぞれ電気的に接続されている。

【0113】さらに、一端がスタンダードセル基板32 におけるスタンダードセル回路に接続され、他端がパッ ケージ33の外部に突出する外部端子35が設けられて

【0114】なお、各パッド71a, 71b, 72a 30 は、FPGA基板31A、MPU基板31B及びスタン ダードセル基板32においてあらかじめ設計規則、構造 体及びピッチを統一して形成されているものとする。 【0115】以下、本発明の第3の実施形態に係る半導 体集積回路装置の製造方法を説明する。

【0116】図7(a)は本発明の第3の実施形態に係 る半導体集積回路装置の製造方法を表わす流れ図であ り、図7 (b) は本装置の開発期間を表わすタイムチャ ートである。

【0117】まず、図7(a)に示すように、第1の集 積回路形成工程としての既製造回路決定工程ST31に おいて、第1の集積回路としての既製のFPGA及び既 製のMPUを決定する。

【0118】次に、製造回路決定工程ST32におい て、決定されたMPUから装置全体の回路規模を決定し た後、第2の集積回路としてのスタンダードセル部分の 論理機能を確定する。

【0119】次に、残部回路規模決定工程ST33Aに おいて、決定された回路全体の規模から残りのFPGA 格生産されたフィールド・プログラマブル・ゲートアレ 50 部分の回路規模を決定すると共に、第2の集積回路製造 (11)

工程ST33Bにおいて、レイアウト設計及びプロセス 処理を行なって第2の半導体基板上にスタンダードセル よりなる第2の集積回路を完成させる。

19

【0120】次に、パッド形成工程及びパッケージング 工程を含む装置製造工程ST34において、FPGAが 形成された半導体基板(FPGA基板)の主面及びMP Uが形成された半導体基板 (MPU基板) の主面上に各 集積回路と電気的に接続された第1のバッドをそれぞれ 形成すると共に、スタンダードセルが形成された半導体 基板 (スタンダードセル基板) の主面上にスタンダード 10 セル回路と電気的に接続された第2のパッドを形成す る。次に、FPGA基板及びMPU基板の主面とスタン ダードセル基板の主面とが対向し、第1のパッドと第2 のパッドとが接続し、スタンダードセル回路と電気的に 接続している外部端子がバッケージ外部に突出した状態 で、FPGA基板、MPU基板及びスタンダードセル基 板をパッケージングする。

【0121】次の回路確定工程ST35において、ユー ザの要求に応じた論理機能を確定した後、図7 (b)の 特定回路化工程D6に示すように、FPGA基板の集積 20 回路に対してプログラム装置を用い、外部端子からプグ ラム用の電気信号を入力することにより、装置の特定用 途化を数時間で行なうことができる。

【0122】従って、FPGA基板は、レイアウト設計 工程及びプロセス処理工程の各期間を省略することがで きるため、図7(b)に示すように、開発期間D0は約 8. 0ヶ月なるので、従来の方法に比べて2ヶ月、エン ベッデドアレイ方式に比べても0.5ヶ月程度の短期化 が可能となる。

【0123】また、既製造の回路として量産されたFP GA又はMPUを用いているため、エンベッデドアレイ 方式に比べて安価に製造することができる。

【0124】なお、第1の集積回路としては、FPGA 又はMPUの他に、EPROM、RAM、ROM又はD SP等の特定用途向けしSIコアのいずれを用いても本 発明の効果は変わらない。

【0125】また、第1の集積回路にEPROM、GA 又はスタンダードセルを用いても同様の効果が得られ

実施形態に係る半導体集積回路装置を図面を参照しなが ら説明する。

【0127】図8は本発明の第4の実施形態に係る半導 体集積回路装置の構成を示し、(a)は平面図であり、 (b)は(a)におけるIV-IV線の断面図である。図 8 (a) において、41A及び41Bは第1の集積回路 としての規格生産されたフィールド・プログラマブル・ ゲートアレイが形成された第1の半導体基板としての第 1のFPGA基板及び第2のFPGA基板であり、42

プログラマブル・ゲートアレイよりなり、第2の半導体 基板としての第3のFPGA基板である。また、43は 各FPGA基板41A, 41B, 42を封入するパッケ ージである。

【0128】図8(b) に示すように、第1のFPGA 基板41Aの主面41a上には該主面41a上のFPG A回路と電気的に接続された第1のパッドとしての第1 のFPGA基板用パッド81aが形成され、第2のFP GA基板41Bの主面41b上には該主面41b上のF PGA回路と電気的に接続された第1のパッドとしての 第2のFPGA基板用パッド81bが形成され、第3の FPGA基板42の主面42a上には該主面42a上の FPGA回路と電気的に接続された第2のパッドとして の第3のFPGA基板用パッド82aが形成されてい る。第1のFPGA基板41A及び第2のFPGA基板 41Bの主面41a, 41bと第3のFPGA基板42 の主面42 aとは、半導体チップの張り合わせ技術を用 いて、各パッド81a, 81b, 82aに、はんだ又は 金等よりなるボール(又はバンプ)44をそれぞれ挟ん で対向し、且つ、接続されることにより、各FPGAの 回路がそれぞれ電気的に接続されている。

【0129】さらに、一端が第3のFPGA基板42に おけるFPGA回路に接続され、他端がパッケージ43 の外部に突出する外部端子45が設けられている。

【0130】なお、各パッド81a, 81b, 82a は、第1のFPGA基板41A、第2のFPGA基板4 1B及び第3のFPGA基板42においてあらかじめ設 計規則、構造体及びピッチを統一して形成されているも のとする。

【0131】半導体集積回路装置として所望する回路 は、外部端子45からプログラム装置を用いてプログラ ム化を行なうことによって実現できる。

【0132】このように、本実施形態によると、大量生 産時にシリーズ化して製造されるFPGAの回路規模を 補完することにより、該回路規模に応じた低コスト化を 実現することができる。

【0133】なお、本実施形態においては、各半導体基 板にFPGAを用いたが、前述した回路の規模による回 路分割をゲートアレイの種類(シリーズ)に応じて行な 【0126】(第4の実施形態)以下、本発明の第4の 40 い、冗長領域が最小となるように選択して論理設計され たゲートアレイ同士を対面接続してパッケージ化しても

> 【0134】従来のFPGAは、経済的な理由からあら ゆるゲート規模のFPGAを用意しておくことができな い。前述の図10に示すように、本実施形態に係る半導 体集積回路装置に用いるFPGAには、そのシリーズに 1 K ゲート、2 K ゲート、4 K ゲート又は8 K ゲートの 4種類が用意されているとする。

【0135】本実施形態においては、図9(b)に示す は第2の集積回路としての規格生産されたフィールド・ 50 ように、これらのゲート数の組み合わせを変えることに より、用意できるゲート規模を1K単位で変更すること ができるため、冗長なゲートが生じないので、冗長コス トCdをほぼ0とすることができる。

【0136】以下、本発明の第4の実施形態に係る半導 体集積回路装置の製造方法を説明する。

【0137】図9(a)は本発明の第4の実施形態に係 る半導体集積回路装置の製造方法を表わす流れ図であ る。まず、図9(a)に示すように、機能設計工程ST 4 1 において、設計対象の半導体集積回路の機能設計を

【0138】次に、回路規模決定工程ST42におい て、回路規模を推定し、推定規模から回路規模を決定し た後、装置製造工程ST43において、決定された回路 規模に基づいて、その回路規模が7 K ゲートとすると、 例えば、図8 (a) に示す、第1のFPGA基板41A に既存の2Kゲートを割り当て、第2のFPGA基板4 1 Bに既存の1 Kゲートを割り当て、さらに第3のFP GA基板42に既存の4Kゲートを割り当てることによ り、計7Kゲートの回路とし、前記第3の実施形態にお ける装置製造工程ST34において説明した方法と同様 20 の方法で各基板にパッドを形成した後、パッケージング を行なう。

【0139】次に、回路確定工程ST44において、プ ログラム装置を用いて外部端子から電気信号を入力し、 プログラミングすることにより所望の回路が特定された 半導体集積回路装置を得る。

【0140】なお、本発明の各実施形態においては、第 1の半導体基板を2枚としたが、これに限るものではな く、RAM又はMPU等の1枚のみであってもよく、さ らには、DSPやEPROM等の既製のLSIを第1の 30 わめて短くできるので、低コスト化を図ることができ 半導体基板として追加し、3枚以上としてもよい。

【0141】また、各基板の主面同士を対向させて各回 路を接続したが、これに限るものではなく、パッドの位 置を変更して、裏面同士、又は主面と裏面とを接続させ てもかまわない。

【0142】また、外部端子を第2の半導体基板からバ ッケージの外部に取り出しているが、これに限るもので はなく、第1の半導体基板から外部に取り出してもかま わない。

[0143]

【発明の効果】請求項1の発明に係る半導体集積回路装 置によると、第2の集積回路は、外部端子から入力され る電気信号によって冗長配線が接続又は切断されること により回路が特定されるように構成されているため、論 理設計完了後の開発期間をきわめて短くすることができ るので、低コスト化を図ることができる。

【0144】請求項2の発明に係る半導体集積回路装置 によると、請求項1の発明に係る半導体集積回路装置の 効果が得られる上に、第2の集積回路の論理回路が特定 されているため、特定の用途に使用することができる。

【0145】請求項3の発明に係る半導体集積回路装置 によると、請求項1又は2の発明に係る半導体集積回路 装置の効果が得られる上に、第2の集積回路がフィール ド・プログラマブル・ゲートアレイにより構成されてい るため、バッケージング完了後に所望の回路を短時間に

【0146】請求項4の発明に係る半導体集積回路装置 によると、第2の集積回路は、配線層が形成されること により回路が特定されるように構成されているため、論 10 理設計完了後の開発期間を短くすることができるので、 低コスト化を図ることができる。

確実に特定することができる。

【0147】請求項5の発明に係る半導体集積回路装置 によると、請求項4の発明に係る半導体集積回路装置の 効果が得られる上に、第2の集積回路がゲートアレイに より構成されているため、配線層を形成することにより 所望の回路を確実に特定することができる。

【0148】請求項6の発明に係る半導体集積回路装置 によると、第2の集積回路は汎用性を有するセルにより 構成されているため、第2の集積回路を高性能に且つ柔 軟に設計できるので、装置の性能を高めることができ る。

【0149】請求項7の発明に係る半導体集積回路装置 によると、請求項6の発明に係る半導体集積回路装置の 効果が得られる上に、第2の集積回路がスタンダードセ ルにより構成されているため、第2の集積回路の性能を 確実に高めることができる。

【0150】請求項8の発明に係る半導体集積回路装置 によると、第2の集積回路は、書き換え可能なメモリよ り構成されているため、論理設計完了後の開発期間をき る。

【0151】請求項9の発明に係る半導体集積回路装置 によると、請求項1~8の発明に係る半導体集積回路装 置の効果が得られる上に、第1の集積回路はフィールド ・プログラマブル・ゲートアレイにより構成されている ため、論理設計後の開発期間をさらに短縮することがで

【0152】また、対面して接続される第1及び第2の 半導体基板がすべてFPGAよりなる場合は、既製のゲ 40 ート規模の基板を組み合わせて構成することにより、冗 長なゲートが発生しないため、その分のコストを低減す ることができる。

【0153】請求項10の発明に係る半導体集積回路装 置によると、請求項9の発明に係る半導体集積回路装置 の効果が得られる上に、第1の集積回路のFPGAの論 理回路が特定されているため、特定の用途に使用すると とができる。

【0154】請求項11の発明に係る半導体集積回路装 置によると、請求項1~8の発明に係る半導体集積回路 50 装置の効果が得られる上に、第1の集積回路はゲートア

レイにより構成されているため、論理設計後の開発期間 をさらに短縮することができる。

23

【0155】また、対面して接続される第1及び第2の 半導体基板がすべてゲートアレイよりなる場合は、既製 のゲート規模の基板を組み合わせて構成することによ り、冗長なゲートが発生しないため、その分のコストを 低減することができる。

【0156】請求項12の発明に係る半導体集積回路装 置によると、請求項1~8の発明に係る半導体集積回路 装置の効果が得られる上に、第1の集積回路はスタンダ 10 ードセルにより構成されているため、第2の集積回路の 性能を確実に高めることができる。

【0157】請求項13の発明に係る半導体集積回路装 置によると、請求項1~8の発明に係る半導体集積回路 装置の効果が得られる上に、第1の集積回路は書き換え 可能なメモリにより構成されているため、論理設計後の 開発期間をさらに短縮することができる。

【0158】請求項14の発明に係る半導体集積回路装 置によると、請求項1~8の発明に係る半導体集積回路 装置の効果が得られる上に、第1の集積回路は規格生産 20 された、例えば、メモリ、MPU又はDSP等からなる コア回路であるため、高性能化と低コスト化を同時に図 ることができる。

【0159】請求項15の発明に係る半導体集積回路装 置の製造方法によると、外部端子から入力される電気信 号によって同路が特定されるように第2の集積回路を構 成するため、論理設計完了後の開発期間をきわめて短く することができるので、低コスト化を図ることができ

【0160】請求項16の発明に係る半導体集積回路装 30 置の製造方法によると、請求項15の発明に係る半導体 集積回路装置の製造方法の効果が得られる上に、第2の 集積回路の論理回路が特定されているため、特定の用途 に使用することができる。

【0161】請求項17の発明に係る半導体集積回路装 置の製造方法によると、請求項15又は16の発明に係 る半導体集積回路装置の製造方法の効果が得られる上 に、第2の集積回路をフィールド・プログラマブル・ゲ ートアレイで構成するため、パッケージング完了後に所 望の回路を短時間に確実に特定することができる。

【0162】請求項18の発明に係る半導体集積回路装 置の製造方法によると、配線層を形成することにより回 路が特定されるように第2の集積回路を構成しているた め、論理設計完了後の開発期間を短くすることができる ので、低コスト化を図ることができる。

【0163】請求項19の発明に係る半導体集積回路装 置の製造方法によると、請求項18の発明に係る半導体 集積回路装置の製造方法の効果が得られる上に、第2の 集積回路をゲートアレイで構成するため、配線層を形成 することにより所望の回路を確実に特定することができ 50 装置の製造方法を表わす流れ図である。

る。

【0164】請求項20の発明に係る半導体集積回路装 置の製造方法によると、請求項15~19の発明に係る 半導体集積回路装置の製造方法の効果が得られる上に、 第] の集積回路をフィールド・プログラマブル・ゲート アレイで構成するため、論理設計後の開発期間をさらに 短縮することができる。

24

【0165】また、対面して接続させる第1及び第2の 半導体基板をすべてFPGAが形成されたFPGA基板 とする場合は、既製のゲート規模の基板を組み合わせる ことによって、冗長なゲートが発生しなくなるため、そ の分のコストを低減することができる。

【0166】請求項21の発明に係る半導体集積回路装 置の製造方法によると、請求項20の発明に係る半導体 集積回路装置の製造方法の効果が得られる上に、第1の 集積回路のFPGAの論理回路が特定されているため、 特定の用途に使用することができる。

【0167】請求項22の発明に係る半導体集積回路装 置の製造方法によると、請求項15~19の発明に係る 半導体集積回路装置の製造方法の効果が得られる上に、 第1の集積回路をゲートアレイで構成するため、論理設 計後の開発期間をさらに短縮することができる。

【0168】また、対面して接続させる第1及び第2の 半導体基板をすべてゲートアレイが形成されたGA基板 とする場合は、既製のゲート規模の基板を組み合わせる ととによって、冗長なゲートが発生しなくなるため、そ の分のコストを低減することができる。

【0169】請求項23の発明に係る半導体集積回路装 置の製造方法によると、請求項15~19の発明に係る 半導体集積回路装置の製造方法の効果が得られる上に、 第1の集積回路をスタンダードセルで構成するため、第 2の集積回路の性能を確実に高めることができる。

【0170】請求項24の発明に係る半導体集積回路装 置の製造方法によると、請求項15~19の発明に係る 半導体集積回路装置の製造方法の効果が得られる上に、 第1の集積回路を書き換え可能なメモリで構成するた め、論理設計後の開発期間をさらに短縮するととができ る。

【0171】請求項25の発明に係る半導体集積回路装 置の製造方法によると、請求項15~19の発明に係る 半導体集積回路装置の製造方法の効果が得られる上に、 第1の集積回路を規格生産された、例えば、メモリ、M PU又はDSP等で構成するため、高性能化と低コスト 化を同時に図ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体集積回路 装置の構成を示し、(a)は平面図であり、(b)は (a) における I-I線の断面図である。

【図2】本発明の第1の実施形態に係る半導体集積回路

	(14)		初期十 10-111604
25			26
【図3】本発明の第1の実施形態に係る半導体集積回	路	ST3	装置製造工程
装置の開発期間を表わすタイムチャート図である。		ST4	回路確定工程
【図4】開発の回路規模に対する、本発明の第1の実		2 1 A	RAM基板(第1の半導体基板)
形態に係る半導体集積回路装置の製造コスト及び従来の	カ	2 1 a	主面
エンベッデドアレイ方式の集積回路装置の製造コスト	カ	2 1 B	MPU基板(第1の半導体基板)
相関関係図である。		2 1 b	主面
【図5】本発明の第2の実施形態に係る半導体集積回	铬	2 2	GA基板(第2の半導体基板)
装置の構成を示し、(a)は平面図であり、(b)は		2 2 a	主面
(a)におけるII-II線の断面図である。		2 3	パッケージ
【図6】本発明の第3の実施形態に係る半導体集積回	格 10	2 4	ボール
装置の構成を示し、(a)は平面図であり、(b)は		2 5	外部端子
(a)におけるIII-III線の断面図である。		6 l a	RAM基板用バッド(第1のパッド)
【図7】(a)は本発明の第3の実施形態に係る半導	本	6 l b	MPU基板用バッド(第1のバッド)
集積回路装置の製造方法を表わす流れ図である。(b))	62a	GA基板用パッド (第2のパッド)
は本発明の第3の実施形態に係る半導体集積回路装置の	D	3 1 A	FPGA基板(第1の半導体基板)
開発期間を表わすタイムチャート図である。	_	3 l a	主面
【図8】本発明の第4の実施形態に係る半導体集積回	客	3 1 B	ー皿 MPU基板(第1の半導体基板)
装置の構成を示し、(a)は平面図であり、(b)は	.11	3 l b	主面
(a) におけるIV-IV線の断面図である。		32	スタンダードセル基板(第2の半導体基
【図9】(a)は本発明の第4の実施形態に係る半導	* 20	- '	ハフングートとル金は(おとの十号中金
集積回路装置の製造方法を表わす流れ図である。(b)		32a	主面
は開発規模に対する本発明の第4の実施形態に係る半		3 2 a	エ曲 パッケージ
	尹		
体集積回路装置の製造コストの相関関係図である。	9 1	3 4	ボール
【図10】従来の開発規模に対する半導体集積回路装置の割状スストの世界界界は関われる	EC.	35	外部端子
の製造コストの相関関係図である。		7 l a	FPGA基板用パッド(第1のパッド)
【図11】従来のフィールド・プログラマブル・ゲー	1	7 1 b	MPU基板用バッド(第1のバッド)
アレイの開発期間を示すタイムチャート図である。		72a	スタンダードセル基板用バッド(第2のバ
【図12】従来のゲートアレイの開発期間を示すタイム		ッド)	
チャート図である。		ST31	既製造回路決定工程(第1の集積回路形成
【図13】従来のスタンダードセルの開発期間を示す。	3 0		
イムチャート図である。		ST32	製造回路決定工程
【図14】従来のエンベッデドアレイの開発期間を示す	5	ST33A	
タイムチャート図である。		ST33B	第2の集積回路製造工程
【符号の説明】		ST34	装置製造工程
1 1 A RAM基板(第 1 の半導体基板)		ST35	回路確定工程
lla 主面		4 1 A	第1のFPGA基板(第1の半導体基板)
11B MPU基板(第1の半導体基板)		4 l a	主面
1 l b 主面		4 1 B	第2のFPGA基板(第1の半導体基板)
12 FPGA基板(第2の半導体基板)		4 l b	主面
12a 主面	40	4 2	第3のFPGA基板(第2の半導体基板)
13 パッケージ		42a	主面
14 ボール		4 3	パッケージ
15 外部端子		4 4	ボール
51a RAM基板用パッド (第1のパッド)		4 5	外部端子
51b MPU基板用パッド (第1のパッド)		8 l a	第1のFPGA基板用パッド(第1のパッ
52a FPGA基板用パッド (第2のパッド)		F)	The second secon
ST1 既製造回路決定工程(第1の集積回路形成	₽ ₽	8 1 b	第2のFPGA基板用バッド(第1のバッ
工程)	~	F)	N. C. S. I. G. I. S. M. I. S. J.
ST2 残部回路規模決定工程(第2の集積回路)	E	82a	第3のFPGA基板用バッド(第2のバッ
成工程)	50	62 a F)	カランに ひれ遊吹用・ハー (おものパリ
1-X-1-4- 1-4: /	JU	• /	


27

 ST41
 機能設計決定工程

 ST42
 回路規模決定工程


* ST 4 3 装置製造工程 ST 4 4 回路確定工程

【図1】




【図2】


28




(b)




【図3】




【図4】





【図10】



【図11】







フロントページの続き

(72)発明者 都筑 香津生

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木村 文浩

大阪府門真市大字門真1006番地 松下電器 産業株式会社内